|
|
フォントサイズ |
ハードウェア
技術概要
Ellipticは構造化された、厳しい開発計画を通してその分野での最も広いセキュアIPのポートフォリオを開発しました。そのため、ユーザーは自分の希望で正確的な性能と配置（暗号化とハッシュモード）を取り決ることが出来る上、製品活用に必要なゲートカウントとメモリスタンドダートも保証できる Ellipticのハードウェア開発方法について：
|
|
|
|
配置
最初に、 Ellipticはそれのセキュリティーコアを開発、設計者が線外と線内の間に直接アルゴリズムの確認できるようにした。内部基準に適うインタフェース規格によって生産されたコアはSASPAとSPAccの二つのプラットフォームに利用できる。SASPAは対称と非対称セキュリティーパフォーマンスのアクセラレーターであり、AMBA/AHBの様なルックアサイド共同バスインタフェースのセキュリティーコアを収集するためのものである。たとえば。デザイナーはパスワードとハッシュコアの無作為コンビネーションを配置AMBAインタフェースに利用するように設定できる。多くの場合には、カーネルの実行選択もあるため、それでエンジンのbit/cycle能力を改善される。また、デザイナーはCLP-23公開鍵アクセラレーター装置あるいはCLP-27の真値乱数ジェネレーターのようなターゲットアプリケーションに必要な関数を要求できる。また、SASPAが中等性能とローコストの対応設計なので、単一メモリブロックにストアードされたメッセージと内容を使用するのはそのコア作成の目的である。SASPA系のエンジンは内容保護、IPsec, SSLと無線設計のように活用されている。
 |
アルゴリズムオプションサンプル
|
エンジンオプションサンプル
|
さらに高性能のソリューション要求に対しては、SPAcc構造をご検討ください。SPAccはフォーマットがシンプルなセーフティーインタフェースアクセラレーターであり、多くの優れた性能を持っています。例えばSASPAについて、お客様は多重暗号化とハッシュコアを設定（変更）出来ます。それはメッセージを流せるAMBA/AHBメインインタフェースと制御、配置役のAMBA/AHB組を一つずつで作り上げた。そのメインインタフェースがマルチDMA制御器を持ち、それの分散及び収集する能力とその面の操作はポインターでソフトシステムによるエンジンに提供する。中断併合をサポートするために、そのエンジンにはコントロールインタフェースの中断の引き金となる前に、状態先入れ先出し法で、特定の深さまでロードされた、待ち行列の複数のコマンドを許容する、構成可能なコマンドと状態先入れ先出し法があります。。それの昨日はミニパケット通信には非常に重要である。
 |
アルゴリズムオプションサンプル
|
エンジンオプションサンプル
|
品質
Ellipticは、ファブレスセミコンダクター会社が入る前に、ハードウェア部門が既に精密的なシステムチップデザインを開発したので、システム－オン－チップ(SoC)ついて、概念デザインから最終製品の検討までの開発周期を全部把握できる。開発チームを組むために、厳しい開発工程を作り、それにISO9000:2001基準にも合格しました。プロセス品質の重要な要素は、顧客によって指定されたIPエンジンの検証です。最初のオリジナルパスワード（AES, 3DES, SHAのように）のインタフェースから第三者テスト実験室との共同作業までインスペクションは多くの段階に分けられた。NISTの暗号化アルゴリズム検証計画（CAVP）の通りに、提携で Ellipticが開発したすべての内部測定ソリューションを進んだ。Elliptic のCAVP証書リンクを通して利用可能です。あるアルゴリズムが立証されると、最終エンジン（例えば：共通のAMBAバスバックにある一連の暗号化アルゴリズム）はEDAシミュレーションツールの厳しい検査に通過、最終的にElliptic 実験室の評価カードに示されます。
性能
以下の図には Ellipticが性能を高めるためのデザインを示す。CLP-30 Pipelined IPsecエンジンは性能と特徴に関するわが社の代表的な製品です。。デザイナーは複数のAMBA/AHBマスターポートに結合された複数のパイプラインを通してマルチGbps IPsecを達成でき、セキュリティアソシエーション(SA)トラフィックとチップ上のSAキャッシュにAMBAマスターを取り付けることも可能です。グラフのように、CLP-30の役割及び全システム性能でのSASPAとSPAccエンジンの比較を示す。最終システム能力、暗号化エンジン、バスとソフトのようなものに肝心影響に与えるため、システム的な性能を評価基準にした。Ellipticはハードウエアとソフトの双方の能力を擁するので、独特な長所によるお客様がSocまたはFPGAのデザイン総性能目標を理解し、それに最終的に実現できるように役に立つ。単に暗号コアをコード化する会社は、これらのトレードオフを理解できないで、システム設計が完成したとき、最終的なパフォーマンスが何になるかに関してしばしば誤った方向に導くことがある。
生産性
Elliptic は、製品品質を上げるために、独自のプロセスフローを確立した。たとえ各コアがお客様の具体的な要求通りに配置されても、自動検証もできる。お客様が最高性能レベルを希望する場合、 EllipticはPLEモード（物理レイアウト模倣）のRTL終止コンパイラーにより、そのエンジン後のレイアウト性能を近づけるようにする。目標として、お客様がエンジンをリヤポートとローター流量制御への集積をうまくできるように保証する。