硬件

技术概要

通过合理的组织，严格的开发计划，依利浦已经开发出业界最广泛使用的IP安全组合解决方案， 以使客户可以根据自身需要制定精确的性能和配置（加密和散列模式）以保证产品应用所需要的逻辑门数（gate count）和记忆标准。依利浦的硬件开发包括下面几个方面：

配置	质量
性能	生产力

配置

依利浦最初使用后备或线内加密算法（look-aside or in-line primitive）开发了它的安全核，允许设计者直接查验算法。 通过建立接口以符合内部标准的核，可用于SASPA和SPAcc 这两个平台之间。 SASPA是对称和非对称安全性能加速器，它的目标是收集一系列在共同的后备副总线接口（look-aside slave bus interface)的安全核例如AMBA/AHB。设计者可以要求密码和散列核的任意组合用以配置AMBA接口之上。在许多情况下亦还有内核的执行选择，以此改善了引擎的bit/cycle能力。设计者还可以要求包括 CLP-23的公共密钥加速装置或者CLP-27的真随机数产生器， 这些目标应用所要求的函数。由于SASPA是针对中等性能和低成本应用设计， 该核旨在使用单一内存块存储信息内容。SASPA类引擎的应用诸如内容保护，IPsec, SSL和无线设计。

采样算法选项 AES 3DES KASUMI SNOW 3G SHA-1

采样引擎选项 PKA with: RSA and/or ECC Memory size NVM key port

针对更高性能解决方案的要求， 客户可以考虑SPAcc结构。 SPAcc是安全接口加速器的简写，它有许多出色的功能。比如SASPA， 客户可以把多重加密和散列核配置到设计里。该接口由一个负责信息流动的主AMBA/AHB接口以及 一个负责控制和配置的AMBA/AHB接口组成。该主接口有一个多宿DMA控制器，其具有分散及收集的能力和操作，由软件系统通过指针向引擎提供。为了支持中断合并， 该引擎具有可配置的命令和在控制接口上的FIFOs状况，允许在触发中断之前, 从FIFOs状况中卸载和队列多层次的多重命令。此应用对小分组流量极其重要。

采样算法选项 AES 3DES KASUMI SNOW 3G SHA-1

采样引擎选项 Command FIFO depth Status FIFO depth Number of contexts NVM key port Single/dual clock domains

质量

在那些无厂半导体公司加入公司之前，Elliptic的硬件团队已经开发出了精密的系统芯片设计。 依利浦了解完整的系统级芯片(SoC)从概念设计到最终产品审核的开发周期。为了组建开发团队，依利浦制定了一个严格的开发进程定并且通过了ISO9000:2001标准。合格进程中的一个重要标志是由客户指定的IP引擎来进行核查。核查分为许多步骤，从最开始 原始密码（如AES, 3DES, SHA）的核查到 通过由结合第三方测试实验室， 遵守NIST的加密算法验证计划（CAVP）联合进行了由依利浦开发的全面内部测试的方案。需要依利浦的CAVP证书请点有关链接。一旦某个算法被核实，最终引擎（例如：可能是一窜在常见AMBA总线背后的加密算法）可通过EDA模拟工具的严格验证， 最后列在依利浦实验室的评价卡里。

性能

下图说明了依利浦在提高高性能方面的设计。从性能和功能上来说，应用IPsec引擎的CLP-30是我们的王牌产品。通过多管道结合多个AMBA/AHB主端口， 它允许设计者实现多重Gbps Ipsec。 它还有可能贡献出一个AMBA主端口的安全关联（SA）交易和有需要的单片SA高速缓存。图表显示了CLP-30的作用和与SASPA和SPAcc引擎从整体系统性能的角度比较。用系统级的性能作为评价标准，因为它对最终系统能力–如加密引擎，总线和软件具有关键作用。由于依利浦即有全部硬件和软件的能力， 它具有独特的优势帮助客户理解，并且最终达到实现开发Soc或FPGA设计的总性能目标。那些使用简单的编码密码芯片的公司很难理解这点，因所以常常误导系统设计完成时所能达到性能。

生产力

Elliptic已建立了它的工艺流程，以提高交付时的成品质量，即使在每个核都被配置成其客户具体要求的情况下,实现了自动化验证。在客户想要达到最高的性能水平的情况下，Elliptic 依靠在PLE（物理布局仿真）模式的终止RTL编译器，以接近其引擎后布局性能。其目标是确保没有意外，客户可以将引擎集成到他们的后端口处和路由流。

搜索